Analisi e Valutazione di schemi di Replicazione per Memorie Cache

Con l’aumentare del livello di integrazione sui chip, i sistemi multipro- cessore sono passati dalle implementazioni di sistemi multi-chip a sistemi a singolo chip. Per raggiungere prestazioni otti- mali, tali sistemi necessitano di una comunicazione ad elevata banda e bassa latenza sia tra processore e processore che tra gli stessi e le memorie cache. La gestione delle cache di basso livello rappresenta quindi una sfida importante, specialmente nell’affrontare il problema di garantire la riduzione delle miss off-chip e contestualmente di dover gestire linee di comunicazione on-chip lente. l presente lavoro di tesi si propone di progettare, realizzare e testare una architettura di cache basata sui tipi D-NUCA e Re-NUCA per sistemi CMP, in cui viene applicato il meccanismo di Victim Cache ed adattato ad una struttura in backset come quella dei sistemi CMP in analisi.